|
|
Títol |
Disseny de sistemes digitals amb microprocessadors (ID: 2490) |
Gràfic comparatiu de vots |
|
|
|
|
|
|
|
|
|
|
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
|
eLink |
ed2k://|file|[ebook]%20Edicions%20UPC%20-%20Dissen ... |
Puntua |
Vots: 0 | Puntuació: |
Detalls |
Mida: 2.38 Mb | Format: pdf | Historial eD2K |
Altres |
Visualitzacions: 639 | Descàrregues: 105 | Comentaris: 0 |
Enviat |
Per la fera ferotge el 02/10/2005 |
Edicions UPC
Index
1 Introducció
1.1 Disseny de sistemes electrònics digitals. Sistemes configurables per software .....14
1.2 Microprocessadors i microcontroladors. Evolució ...................................20
1.3 Microprocessadors i microcontroladors per a disseny digital .......................23
1.4 Components del sistema.............................................................24
2 Interconnexió d'elements, els busos i els protocols
2.1 Introducc27
2.2 Alguns aspectes sobre les famílies lògiques (TTL i CMOS) ..........................27
2.3 Els tipus de busos ................................................................40
2.4 Aspectes elèctrics de les connexions...............................................44
2.5 Les tècniques d'interfície amb el bus .............................................49
2.6 Els diferents protocols: síncrons, semisíncrons i asíncrons........................55
3 Unitat central de procés (CPU)
3.1 La CPU en un sistema master/slave. La seva organització interna ...................59
3.2 La interfície exterior.............................................................64
3.3 Alguns exemples ...................................................................69
3.4 El model de programació ...........................................................73
3.5 Una introducció als tipus i formats de les instruccions............................77
3.6 Els modes d'adreçament ............................................................84
3.7 La temporització: els cicles màquina i els cicles d'instrucció.....................88
4 Subsistema de memòria
4.1 Model de slave ....................................................................101
4.2 Tipus de memòries .................................................................102
4.3 Estructura interna dels circuits integrats de memòria..............................104
4.4 Organització i capacitat...........................................................111
4.5 Mòduls de memòria..................................................................112
4.6 Desco115
4.7 Aspectes de temporització .........................................................126
4.8 Memòries DRAM......................................................................132
5 L'entrada/sortida
5.1 Introducció .......................................................................141
5.2 Les int142
5.3 L'estructura de la interfície amb el mP: els registres.............................143
5.4 El problema de la sincronització...................................................146
5.5 La cons146
5.6 Les 148
5.7 El cicle d'interrupció ............................................................149
5.8 Concepte de prioritat. El registre de màscara......................................150
5.9 La gestió de la prioritat .........................................................151
5.10 La rutina de servei de la interrupció (RSI). El vector d'interrupció .............154
5.11 Interrupcions directes, autovectoritzades i vectoritzades.........................157
5.12 La relació entre el vector i la RSI ..............................................158
5.13 El concepte d'excepció ...........................................................160
5.14 Els mecanismes de protecció. Modes del processador................................161
5.15 La interfície amb els perifèrics .................................................164
5.16 La comunicació en paral×lel.......................................................165
5.17 Comunicació en paral×lel orientada a byte ........................................166
5.18 Comunicació en paral×lel orientada a bloc. Accés directe a la memòria ............170
5.19 El control dels busos.............................................................172
5.20 Els cicles de DMA.................................................................174
5.21 El controlador de DMA (DMAC) .....................................................176
5.22 Comunicació en sèrie .............................................................178
5.23 La transmissió en sèrie asíncrona.................................................180
5.24 La tolerància de sincronisme .....................................................181
5.25 La transmissió síncrona ..........................................................183
5.26 Estàndards de comunicació en sèrie................................................184
6 Casos pràctics
6.1 Introdu189
6.2 Circuits auxiliars: reset, wait, bus error.........................................189
6.3 Cas d'estudi 1 ....................................................................194
6.4 Cas d'estudi 2 ....................................................................202
6.5 Cas d'estudi 3 ....................................................................210
6.6 Cas d'estudi 4 ....................................................................219
Apèndix A ..223
Apèndix B ..235
Apèndix C ..241
|
|
|
|
Nom d'Usuari |
|
Puntuació |
Data |
|
|
|
|
L'ús d'aquesta pàgina web implica la lectura i acceptació de la Normativa
En línia des del 14 de desembre de 2004, per i per a la comunitat eD2k
Modificacions i disseny per Comparteix © 2004-2011 - País Valencià
|
|
|